1、圍繞驗(yàn)證效率和質(zhì)量,負(fù)責(zé)公司所有驗(yàn)證方法和研究工作;
2、負(fù)責(zé)驗(yàn)證環(huán)境設(shè)計以及優(yōu)化,制定驗(yàn)證流程;
3、負(fù)責(zé)數(shù)字IP的TB搭建,TestPlan制定;
4、負(fù)責(zé)測試CASE的設(shè)計以及Regression的維護(hù);
5、協(xié)同設(shè)計工程師共同完成SYSTEM級測試。
1、大學(xué)本科畢業(yè)3年或者以上IC驗(yàn)證工作經(jīng)驗(yàn),微電子、集成電路設(shè)計相關(guān)專業(yè);
2、熟悉SystemVerilog,熟悉基于OOP建立驗(yàn)證環(huán)境的思想和方法;
3、熟悉UVM驗(yàn)證方法學(xué),有UVM相關(guān)的開發(fā)維護(hù)經(jīng)驗(yàn);
4、具有IP模塊和SOC設(shè)計經(jīng)驗(yàn)者優(yōu)先;
5、良好的溝通和團(tuán)隊合作意識。
電話:0755-26985506 人事部
如對職位有興趣,請將簡歷發(fā)送至:ivy.lww@aptchip.com
1. 負(fù)責(zé)數(shù)字集成電路設(shè)計和系統(tǒng)架構(gòu)設(shè)計;
2. 負(fù)責(zé)SOC芯片的集成、仿真,驗(yàn)證工作。包括RTL設(shè)計,功能驗(yàn)證,綜合約束,時序驗(yàn)證設(shè)計等;
3.負(fù)責(zé)數(shù)字IP的RTL設(shè)計,時序驗(yàn)證等;
4.協(xié)助配合SOC系統(tǒng)的FPGA驗(yàn)證設(shè)計和RTL PORTING;
5.負(fù)責(zé)產(chǎn)品整體功耗設(shè)計驗(yàn)證工作;
6.協(xié)助版圖設(shè)計完成后端設(shè)計和相關(guān)時序收斂;
7.設(shè)計測試方案,協(xié)助對樣片的測試和評估工作。
1. 3年或者以上工作經(jīng)驗(yàn)。微電子、集成電路設(shè)計專業(yè)本科以上學(xué)歷;
2.熟悉數(shù)字集成電路基本原理、設(shè)計技巧、設(shè)計流程;
3.熟悉32位MCU系統(tǒng)架構(gòu)和低功耗設(shè)計,熟悉UPF設(shè)計流程;
4.熟悉使用verilog,SV等語言。熟悉工藝、設(shè)計、量產(chǎn)測試和應(yīng)用問題;
5.具有MCU、SOC設(shè)計經(jīng)驗(yàn)者優(yōu)先;
6.能夠熟練閱讀和撰寫英文資料;
7.良好的溝通和團(tuán)隊合作意識。
電話:0755-26985506 人事部
如對職位有興趣,請將簡歷發(fā)送至:ivy.lww@aptchip.com
1. 負(fù)責(zé)SOC芯片的綜合,EC Formal,DFT設(shè)計以及STA驗(yàn)證;
2.負(fù)責(zé)ATPG生成和SCAN驗(yàn)證;
3.參與設(shè)計測試方案,負(fù)責(zé)芯片后續(xù)測試驗(yàn)證和支持;
4.協(xié)助版圖設(shè)計完成后端設(shè)計和相關(guān)時序收斂。
1. 3年或者以上工作經(jīng)驗(yàn)。微電子、集成電路設(shè)計專業(yè)本科以上學(xué)歷;
2.熟悉數(shù)字集成電路基本原理、設(shè)計技巧、設(shè)計流程及相關(guān)EDA工具;
3.熟悉32位MCU系統(tǒng)架構(gòu)和低功耗設(shè)計,熟悉UPF設(shè)計流程;
4.熟悉工藝、設(shè)計、量產(chǎn)測試,了解ATE測試方法;
5.能夠熟練閱讀和撰寫英文資料;
6.良好的溝通和團(tuán)隊合作意識。
電話:0755-26985506 人事部
如對職位有興趣,請將簡歷發(fā)送至:ivy.lww@aptchip.com
1、混合信號SOC芯片模擬IP設(shè)計;
2、IP參數(shù)定義;
3、指導(dǎo)版圖,驗(yàn)收版圖;
4、指導(dǎo)測試,評估測試結(jié)果;
5、協(xié)助產(chǎn)品debug。
1、微電子等相關(guān)專業(yè)碩士及以上學(xué)歷;
2、模擬IC設(shè)計工作3年及以上經(jīng)驗(yàn),包括但不限于以下方向;
a. 音頻方向:Audio codec, sigma-delta ADC/DAC, 功率放大器等 (最優(yōu)先)
b. 信號方向:sar/pipeline/sigma-delta ADC, 電流/電阻 DAC等
c. Memory方向:熟悉SRAM設(shè)計,F(xiàn)lash 設(shè)計
d. 高壓方向:高壓DCDC, LDO, 驅(qū)動等
e. 電源方向:LDO, 運(yùn)放, 比較器, 帶隙等 f. 時鐘方向:PLL, DLL, RCOSC等
3、良好的團(tuán)隊溝通能力。
電話:0755-26985506 人事部
如對職位有興趣,請將簡歷發(fā)送至:ivy.lww@aptchip.com
1、負(fù)責(zé)從Gate-level Netlist到GDS交付的整個流程工作;
2、協(xié)助前端design進(jìn)行SDC的修改,timing ECO等以便快速收斂;
3、完成SOC芯片的版圖布局規(guī)劃、CTS和頂層集成;配合系統(tǒng)工程師完成封裝等工作。
1、微電子、電子工程、通信、計算機(jī)等相關(guān)專業(yè)本科以上學(xué)歷,2年以上工作經(jīng)驗(yàn);
2、能獨(dú)立完成從netlist到GDS signoff的后端設(shè)計工作(布局,電源規(guī)劃,CTS,布線,時序修正,電壓降分析,串?dāng)_,天線效應(yīng)修復(fù), 寄生提取,物理驗(yàn)證等);
3、熟悉后端主流EDA工具;
4、理解時序分析和優(yōu)化,能使用tcl/perl編寫腳本,對芯片的生產(chǎn)流程與封裝有較好的理解;
5、有較強(qiáng)的責(zé)任心和獨(dú)立工作能力,工作態(tài)度嚴(yán)謹(jǐn),具有良好的團(tuán)隊合作精神,善于學(xué)習(xí)。
電話:0755-26985506 人事部
如對職位有興趣,請將簡歷發(fā)送至:ivy.lww@aptchip.com
1、負(fù)責(zé)對目標(biāo)應(yīng)用市場進(jìn)行市場調(diào)研,整理、過濾業(yè)界趨勢、各種渠道反饋收集到的市場訊息,并輸出完整的市場調(diào)研報告;
2、負(fù)責(zé)新產(chǎn)品型號的規(guī)格制定,需要整體更近產(chǎn)品全周期進(jìn)度以及質(zhì)量把控評審,并對產(chǎn)品整體全周期(研發(fā)、測試、小批量、批量以及生命周期管理)負(fù)責(zé);
3、負(fù)責(zé)與客戶和市場保持持續(xù)性的需求同步,并未產(chǎn)品規(guī)格定義時的需求進(jìn)行取舍決策;
4、負(fù)責(zé)產(chǎn)品線路圖、產(chǎn)品介紹、產(chǎn)品報價表等材料的制作與維護(hù);
5、負(fù)責(zé)對競爭對手的產(chǎn)品、市場和生態(tài)系統(tǒng)進(jìn)行調(diào)研工作,輸出調(diào)研報告并給出相應(yīng)的推廣策略;
6、負(fù)責(zé)產(chǎn)品的軟件、硬件以及用戶生態(tài)的建設(shè)工作,并制定與目標(biāo)行業(yè)生態(tài)的對接計劃。
1、本科及以上學(xué)歷,微電子、電子工程、電子設(shè)計等相關(guān)專業(yè),5年以上半導(dǎo)體市場或相關(guān)工作經(jīng)驗(yàn);
2、對產(chǎn)品定義、產(chǎn)品規(guī)劃和產(chǎn)品管理有系統(tǒng)的認(rèn)識;
3、對MCU領(lǐng)域的應(yīng)用場景、產(chǎn)品生態(tài)和產(chǎn)品化有充分的理解和自己的見解;
4、良好的中文書面和口語表達(dá)能力,熟練讀寫英文文檔。
電話:0755-26985506 人事部
如對職位有興趣,請將簡歷發(fā)送至:ivy.lww@aptchip.com